
| 序号  | 部件     | 要点                                                                                        |
| --- | ------ | ----------------------------------------------------------------------------------------- |
| 1   | CPU    | 为计算机计算和控制的核心单元；                                                                           |
| 2   | CPU    | 分为复杂指令集和精简指令集（CISC & RISC）                                                                |
| 3   | CPU    | CISC以AMD、Intel的X86CPU为代表，RISC以ARM、Power为代表                                                |
| 4   | DSP    | 专用于实时数字信号处理                                                                               |
| 5   | 存储器    | 存储器是利用半导体、磁、光等介质制成用于存储数据的电子设备                                                             |
| 6   | 存储器    | 从硬件结构上可分为SRAM（静态随机存储，价格高）、DRAM（静态随机存储，价格低）、NVRAM、Flash、EPROM、Disk等                        |
| 7   | 存储器    | 计算机系统中的存储器采用分层体系结构，通常使用与处理器的物理距离进行划分，分为4个层次                                               |
| 8   | 片上缓存   | 在处理器的核心中直接集成的缓存，为内部通用寄存器，使用SRAM结构，容量小，速度快                                                 |
| 9   | 片外缓存   | 在处理器上核心外部的缓存，需要经过交换互联开关访问，由SRAM构成，容量较片上缓存略大，通常为256kB-4MB，按照层级被称为L2Cache和L3Cache，或统称为Cache |
| 10  | 主存（内存） | ==采用DRAM==结构，以独立的不见/芯片存在，通过总线与处理器链接，DRAM依赖不断充电维持其中的数据，容量在几百MB到几十GB                        |
| 11  | 外存     | 可以是磁带、磁盘、光盘和各类Flash等介质器件，这类设备访问速度慢但容量大，且在掉电后能够保持其数据                                       |

从上到下速度越来越慢，成本越来越低，但容量越来越大
局部性原理（程序的时间局部性和空间局部性，访问多的放在片上）是层次化存储结构的支撑和理论依据
主存和辅存构成虚拟存储器
目前计算机三级存储体系为Cache、主存和辅存
主存数据放置到Cache中的过程由硬件自动完成

| 指令类型 | 指令                                          | 寻址方式   | 实现方式                       | 其他                  |
| ---- | ------------------------------------------- | ------ | -------------------------- | ------------------- |
| CISC | 数量多，使用频率相差很大，可变定长（常用到的指令做得短一些，不常用的做得长一些）    | 多种寻址方式 | 微程序控制技术                    | 周期长，指令直接在主存处理，执行速度慢 |
| RISC | 数量少，使用频率相近，定长格式，大部分为单周期指令，只有LOAD/STORE 操作内存 | 支持方式少  | 增加了通用寄存器，硬布线逻辑控制为主，适合采用流水线 | 优化编译，对编译要求高，支持高级语言  |
==Cache是为了解决高速运行的CPU与主存储器间速度不匹配的问题==，Cache中存放的是主存的部分拷贝（副本），它是按照程序中的局部性原理选取出来的最常使用或不久将来仍将使用的内容。
在计算机的存储系统体系中，Cache是访问速度最快的层次（除了有寄存器的选项出现外选寄存器）
Cache在改善性能的依据是，程序的局部性原理

时间局部性：
	程序中的某条指令一旦执行，不久以后该指令可能再次执行
	如：程序中存在的循环操作
空间局部性
	一旦程序访问量某个存储单元，不久以后，其附近的存储单元也将被访问，即程序在一段时间内所访问的地址可能集中在一定的范围内
	如：顺序执行的程序或数组等

**cache命中问题**
	CPU在访问内存时，首先判断所要访问的内容是否在Cache中，如果在就称为“命中”，此时CPU直接从Cache中调用该内容
	否则为“不命中”，CPU只能去内存中调用所需的子程序或者指令
	CPU能够直接对Cache进行读写操作，由于Cache非常快，能够使CPU的利用率提高，使整个系统的性能得以提升
	如果以h代表对Cache的访问命中率，t1为Cache的存取时间，t2为主存的访问时间，则Cache的平均访问时间为：ta=h\*t1+（1-h）\*t2

---

**总线**
总线是指计算机部件间遵循某一特定协议实现数据交换的形式，即以一种特定格式按照规定的控制逻辑实现部件间的数据传输

按照总线在计算机中所处的位置，划分为内总线、系统总线和外部总线
	内总线用于各类芯片内部连接，也叫片上总线（On-Chip Bus）或片内总线
	系统总线是指计算机中CPU、主存、I/O接口的总线
	外部总线是指计算机板和外部设备间或计算机系统之间互联的总线，又称为通信总线

总线的性能指标通常有：总线贷款、总线服务质量(QoS)、总线时延和总线抖动等

常见的有串行总线和并行总线
	并行总线：PCI、PCIe、fn、ATA（IDE）等
	串行总线：USB、SATA、CAN、RS-232、RS-485、RapidIO、以太网等

---

**接口**
接口指同一计算机不同功能层之间的通信规则，常见的有：
	显示类接口：HDMI、DVI、PD等
	音频输入输出接口：TRS、RCA、XLR等
	网络接口：RJ45、FC等
	PS/2接口
	USB接口
	SATA接口
	LPT打印接口
	RS-232接口等

---

**外部设备**
常见的外部设备包括：键盘、鼠标、显示器、扫描仪、摄像头、麦克风、打印机、光驱、各类型网卡、各类型存储卡/盘等
